Checks that get overlooked in circuit design reviews, FPGA and power-IC pin-out gotchas, and ways to automate netlist analysis — practical topics from the design floor.
Cyclone V や Artix-7 など現行FPGAの基板設計で、ERCツールが拾い切れないピン配置の典型的なミス5選とその対策。
TPS544B28 や LM317 などの電源ICを採用したあと、基板設計フェーズで漏らしやすい10項目。LDO/DC-DC 共通の確認ポイントと、自動化のヒント。
同一パッケージでセル数違いのFPGA（XC7A35T → XC7A100T 等）への載せ替えで、本当にピン互換か？ScoutCheckerのコミット機能とRun比較機能を組み合わせて自動検証する手順を解説。
BOMの版管理をExcelで頑張ってる人向け。型番変更・ロット切替・代替部品適用の履歴を、ScoutCheckerのコミット機能とRun比較で「設計判断つきで」自動的に残す方法。
FPGAやSoCで規定されている電源投入順序（Power-up sequence）の違反は、目視レビューで見つけにくい代表例。パストレース解析で機械的に検出する考え方と実例。
解析時に検出される「単独ピンネット (single-pin net)」は、配線忘れ・タイポ・部品削除の置き土産・意図的な未使用などのサイン。典型パターンと判別方法を整理。
大規模FPGA（Cyclone V / Stratix V / Kintex-7）でI/Oバンクの電圧アサインを手作業でやると半日コース。ピンマップから自動でVCCIO電圧整合をチェックする方法。
ロジック規模・トランシーバ性能で上位ファミリーに移行する際、ピン互換ではない部分の差をどう埋めるか。VCCAUX、トランシーバ電源、PCIe Gen3、メモリインターフェースを中心に整理。
TPS544B28（PMBus付バック）+ TPS7A47（高PSRR LDO）のような複合構成で電源ツリーを設計する際、効率・ノイズ・シーケンス・スペースのトレードオフをどう取るか。実務的な指針。
