Cyclone V から Stratix V への性能アップグレードで気をつける点

Intel/Altera の FPGA を使ったボード設計で、Cyclone V → Stratix V という上位ファミリーへの乗り換えを検討する場面があります。理由は様々：

ロジック規模が足りなくなった
PCIe を Gen2 → Gen3 に上げたい
DDR3-1066 → DDR3-1600 にしたい
トランシーバ本数を増やしたい

しかし両者はパッケージもピン配置も別物。「いざ移行」となった時に基板上の電源系・配線系で相応の変更が発生します。本記事では、設計初期にチェックしておきたい乗り換え時のリスク項目を整理します。

1. 電源レールが大きく増える

Cyclone V の主要電源レールは典型的に：

VCC（コア）
VCCAUX
VCCIO_X
VCCH_GXB（トランシーバ高速側）
VCCL_GXB（トランシーバ低速側）

Stratix V になると以下が追加されます：

VCCT_GXB（トランシーバ送信用）
VCCR_GXB（トランシーバ受信用）
VCCHIP / VCCHSSI（高速SSI 用）

つまり LDO / DC-DC が増える。基板スペースの再検討が必要です。

2. トランシーバ電源の精度要件

Stratix V GX/GT は 1Gbps 超のデータレート を扱うため、トランシーバ電源のリップル要件が厳しい：

項目	Cyclone V	Stratix V
VCCH_GXB リップル	< 30mVp-p	< 10mVp-p
電源 PSRR	一般 LDO 可	専用 LDO（TPS7A47 等）推奨
個別バイパス	0.1uF + 1uF	0.01uF + 0.1uF + 1uF

つまり同じ「VCCH_GXB 1.1V」でも、LDO 選定をやり直す必要が出ます。

3. パッケージサイズと熱設計

Cyclone V 5CSXFC6C6F27C7N（27mm BGA）から Stratix V 5SGSED6N3F40C2N（40mm BGA）へ移行すると：

ボード上の専有面積が約 2倍
熱抵抗 θJA は下がる（パッケージ大型化）が、絶対損失は 3〜5倍
ヒートシンク or 基板裏面ベタ銅でのサーマル管理が必須化

設計初期に「ヒートシンクが乗るか」「ファンを置く空間があるか」のメカ確認が必要。

4. メモリインターフェースの規格更新

DDR3 → DDR3L → DDR4 で I/O 規格が変わります：

DDR3 (1.5V SSTL15)
DDR3L (1.35V SSTL135)
DDR4 (1.2V POD12)

Stratix V は DDR3-1600 まで、Stratix 10 で DDR4 対応。Stratix V でも 1.5V SSTL15 のままで OK ですが、終端抵抗の電圧（VTT）も 1.5V → 0.75V と変わるので電源系の確認が必要。

5. PCIe ハードIPの差

PCIe Gen3 を Stratix V で使う場合：

Hard IP の REFCLK 入力ピンが固定（Cyclone V とは違うピン）
リファレンスクロック品質要件が厳しく、100MHz @ 100ppm の専用 oscillator が事実上必須
既存 Cyclone V 設計で水晶 + PLL で作っていた場合、設計変更が大きい

6. クロック分配ネットワーク

Stratix V は GCLK が 32本、Cyclone V は 16本。グローバルクロック予算は緩くなりますが、専用クロック入力ピンの位置と本数も違う。クロックツリーを Stratix V 用に再設計する必要があります。

7. JTAG チェーン

両ファミリーとも JTAG ピン位置自体は変わりませんが、コンフィグレーション時のロード時間 が .sof ファイルサイズに比例して長くなります。Cyclone V の数百KB → Stratix V の数MB と桁が変わるので、FPP（Fast Passive Parallel）モード や コンフィグデバイス（EPCQ-L） の検討が必要。

チェックリスト

Cyclone V → Stratix V 移行検討時、設計初期に確認すべき：

増えた電源レール（VCCT_GXB / VCCR_GXB 等）の LDO 選定
トランシーバ電源 PSRR / リップル要件の見直し
パッケージサイズと熱設計の再検討
メモリインターフェース（DDR世代、VTT電圧）
PCIe REFCLK 専用クロック源の追加
グローバルクロック / 専用クロック入力ピンの再アサイン
コンフィグレーション方式の見直し（JTAG / FPP / Active Serial）

自動化できる領域

ScoutChecker でカバーできる範囲は：

✅ 増えた電源レールに対する LDO 接続の有無確認
✅ 各レールのデカップリングコンデンサ存在確認
✅ トランシーバピン（VCCH/VCCT/VCCR_GXB）の正しい電圧整合
✅ クロック入力ピンへの信号アサイン
⚠️ リップル要件は LDO のスペック次第（解析対象外）
❌ 熱設計（レイアウト依存）

Cyclone V対応一覧と Stratix V対応一覧で、両ファミリーのデバイス対応状況を確認できます。両方解析対応しているので、移行検証も同じツールで完結します。

まとめ

「ピン互換」を謳わない上位ファミリーへの移行は、電源・クロック・メモリ・PCIe の4本柱で本質的な再設計になります。Cyclone V → Stratix V は性能ジャンプが大きい分、検討項目も比例して増えます。

設計初期に上記チェックリストを通しておくと、後段の手戻りが大幅に減ります。