現在のバージョンで出来ること

  • 回路図じゃ分かりにくいデバイス間の接続がひと目で分かる。
  • 複数基板構成の場合、基板をまたぐデバイス間の接続がひと目で分かる。
  • FPGAなどの各端子の接続先がひと目で分かるので、表をエクセルなどで加工すればHDL言語開発時のピンアサイン情報が簡単に作れる。
  • システム側でサポート出来てなくても、各ピンの接続先が分かるので、回路の妥当性検討には使える。
  • 簡単な接続チェックを行ってくれる。

コメントは停止中です。